Vďaka stavovým obvodom majú počítače a automaty dar pamäťi. Po elektrickej stránke tieto obvody pracujú v dvoch základných režimoch (stavoch) medzi ktorými sa pôsobením vonkajších signálov prepínajú - doslova preklápajú (lebo táto zmena je veľmi rýchla). Kôli spomenutému charakteru práce sa tieto obvody nazývajú Klopné obvody. Ich dva stavy môžeme charakterizovať ako SVIETI - NESVIETI. Tieto obvody majú okrem napájania +- svoje VSTUPY ktoré predstavujú miesta riadenia a VÝSTUPY ktoré predstavujú miesta riadiace. Základnou charakteristikou stavových obvodov je že časť VÝSTUPOV je v spätnej väzbe privedená na VSTUPNÉ obvody, ktoré slúžia len na to, aby takto fixovali navolený stav.
Riadiace VSTUPY majú zvyčajne nastavené neutrálne - pasívne vstupné hodnoty riadiaceho napätia, ktoré nevplývajú na zmenu stavu klopného obvodu. Spätná väzba vtedy pôsobí s vyššou prioritou. Ak na riadiace VSTUPY privedieme aktívne riadiace signály, spätná väzba nezabráni zmenám a obvod sa preklopí. Výstupné signály sa zmenia a spätná väzba upraví svoje pôsobenie tak, že po odznení aktívnych riadiacich vstupných signálov bude fixovať už novo navolený stav. Inak povedané niektoré VSTUPY slúžia na zmenu stavu a iné VSTUPY - využívajúce spätnú väzbu - slúžia na fixovanie stavu. (a to hneď po tom, ako tie prvé (riadiace) dozneli a zneutralizovali sa). Tu treba pripomenúť že riadenie v počítačoch sa uskutočňuje cez riadiace impulzy, ktoré majú obmedzenú dobu trvania. Všetky riadiace podnety majú za úlohu zmeniť stav počítačových obvodov vždy z jednoho stabilného stavu do druhého stabilného stavu.
Keďže stavové obvody sú digitálne obvody sú charakteristické tým, že pracujú s dvomi úrovňami riadiacich napätí - tzv. nízka hladina 0-0.8V = LOW a vyššia hladina 2.5-5V = HIGH. Podnetov na zmenu stavu klopného obvodu je viac:
- zmena vstupného signálu z nižšej hladiny na vyššiu a naopak. Pri zmene LOW na HIGH hovoríme o nábežnej hrane signálu pri jeho vyhodnocovaní z ľava doprava. Pri prechode z HIGH na LOW hovoríme o dobehovej hrane signálu.
- privedenie aktívnej riadiacej hladiny LOW (ak neutrálny stav VSTUPU je hladina HIGH) - tzv. negovaný vstup
- privedenie aktívnej riadiacej hladiny HIGH (ak neutrálny stav VSTUPU je hladina LOW) - pozitívny vstup (vid. AND a OR hradlá)
Riadenie uskutočňované zmenou stavu je veľmi rýchle nakoľko klopné obvody sa preklápajú, vďaka spätnej väzbe, veľmi rýchlo. Ideálny stav by bolo keby nábežná a dobehová hrana mala kolmý priebeh (t.j. nekonečne krátku dobu zmeny). V praxi na obvody pôsobia parazitné kapacity a indukčnosti, a preto tieto priebehy majú skôr lichobežníkový tvar (t.j. nábeh nie je kolmý ale šikmý). Pre strobovací signál to znamená, že čas v ktorom signál vystúpa (resp. poklesne) z jednej hodnoty na druhú a ustáli sa trvá určitú dobu. Keby sme tento čas príliš skrátili, napríklad vysielaním krátkeho impulzu, lichobežníkový signál by sa zmenil na trojuholníkový a jeho maximálna výška by mohla nedosiahnúť potrebnú úroveň. Medzi hladinami 0,8V až 2,5V je hladinové pásmo v ktorom rôzne obvody môžu rôzne vyhodnotiť stav napätia LOW a HIGH. Toto je typická príčina chýb vznikajúcich v počítačoch pretaktovaním taktovacej frekvencie na príliš vysokú frekvenciu. Riadenie nábežnou a dobehovou hranou využívame na "strobovanie" t.j. zaznamenanie stavu v ktorom sa nachádzali VSTUPY stavových obvodov počas "strobovacieho" signálu.
Riadenie hladinou LOW a HIGH je riadnie impulzami trvajúcejšími zvyčajne niekoľkonásobne dlhšiu dobu, než trvá čas prechodu pri riadení zmenou stavu. Aj tieto signály majú svoj význam, lebo často potrebujeme počkať kým sa signály v celom zapojení ustália. Prechod signálu cez iné stavové obvody a kombinačnú logiku trvá určitú dobu. Ak by sme chceli strobovať stav obvodov pred ustálením "šírenia sa vlny zmien" cez číslicové obvody, mohli by sme dostať falošné výsledky. Pri riadení sa často kombinujú signály riadiace hladinou a strobovacie signály. Ide o správne načasovanie udalostí. Hladinový signál zmeníme na úroveň ktorou obvodom niečo oznámime. Signál sa zo vstupného bodu šíri po obvodoch a určitú dobu sa jednotlivé obvody preklápajú. Počkáme minimálny bezpečný čas potrebný na ustálenie signálov a potom do obvodu pustíme strobovací signál, necháme ho len krátko pôsobiť a potom bezpečne ukončíme hladinový signál. Správne časovanie riadiacich signálov zabraňuje vzniku neočakávaných stavov.
Poznáme tieto základné typy stavových obvodov RS, D, T, JK. Líšia sa práve funkciou riadiacich vstupov, t.j. spôsobom ako preklápajú stavy. Všetky slúžia na uchovávanie 1 bitovej informácie označovanej - logická 1 (aj PRAVDA - HIGH - H - TRUE) a logická 0 (aj NEPRAVDA - LOW - L - FALSE ). Ak ich použijeme súčasne viac popri sebe a paralelným prepojením rovnakých riadiacich VSTUPOV ich budeme spoločne riadiť, potom vznikne obvod ktorý nazývame register. Použitie stavových obvodov v registroch vytvára možnosť uchovávať binárne čísla (t.j. hodnoty) (podobne ako 10-ková pozičná sústava uchováva dekadické čísla a ich hodnoty). Registre sú základné pracovné obvody v ktorých procesor uchováva pracovné dáta a vykonáva s nimi logické, algebraické, skokové a prenosové inštrukcie. Registre sú obvody, ktoré uchovávajú údaje v operačnej pamäti. Pomocou stavových obvodov a kódovacích obvodov vytvárame všetky elementárne obvody procesora - CPU (Central Procesor Unit) a to aritmeticko-logickú jednotku, stavové bity stavového registra, Akumulátor, sčítačky, deličky a ďaľšie pracovné registre procesora (vid Architektura počítačov). Stavové obvody a kódovacie obvody spolu vytvárajú základnú číslicovú logiku počítačov.
| S\ | R\ | Qn | Q\n |
|---|---|---|---|
| 0 | 0 | ? | ? |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | Qn-1 | Q\n-1 |
Stav 00 je nejednoznačný!
Qn-1 rozumej predošlý stav
RS klopný obvod postavený z NAND členov.
Riadenie je pomocou aktívnej 0. Nevýhoda tohto zapojenia je, že v stave
00 na oboch vstupoch ustáli sa po uvolnení náhodný stav, keďže
oba vstupy majú rovnakú prioritu.
RS klopný obvod so synchronizáciou. Na hodinový vstup privedieme logickú 1 po tom ako sa na vstupoch RS ustáli jednoznačná hodnota (00,01,10). Časovanie zabraňuje nejednoznačnosti.
| D | Q | Q\ |
|---|---|---|
| 0 | 0 | 1 |
| 1 | 1 | 0 |
D
X = 0 alebo 1
D
C
Qn
Q\n
X
0
Qn-1
Q\n-1
0
1
0
1
1
1
1
0
D
klopný obvod vychádza zo zapojenia RS klopného obvodu. Aj keď
teoreticky obvod má odstránený stav nejednoznačnosti, napriek tomu časové
opozdenie priechodu logickej úrovne na invertori U19A môže sposobiť
kratkodobé nejedoznačné stavy.
D klopný obvod so synchronizáciou zabraňuje nejednoznačným stavom. Logická 1 na vstupe C uvolní priechod nastavenej hodnote na vstupe D. Vstupy S\ a R\ predstavujú asynchronne nastavovacie vstupy S\ a R\.
| T | Qn |
|---|---|
| 0 | Qn-1 |
| 1 | Q\n-1 |
| J | K | Qn | Qn\ |
|---|---|---|---|
| 0 | 0 | Qn-1 | Qn-1\ |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | Qn-1\ | Qn-1 |
JK klopný obvod je univerzálny klopný obvod, ktorý v závislosti na tom, ako sa zapojí môže plniť funkciu rôznych typov klopných obvodov. Integrovaný obvod 7472 má vstupy J1 až J3 a vstupy K1 až K3 sú ktoré plnia funkciu 3 vstupového AND hradla. Vstupy S\ a R\ predstavujú negovaný asynchrony setovací a resetovací vstup. Z pracovnej tabuľky vyplýva, že stav JK zodpovedajúci 00 uchováva stav. Ak na vstupy JK prichádzajú opačné hodnoty obvod JK plní funkciu D klopného obvodu, a keď na vstupy JK privedieme logické úrovne 11 obvod začne pracovať ako T klopný obvod. Obvod 7472 je dvojčinný, to znamená, že nábežná hrana strobovacieho signálu CLK zapíše stav na vstupoch a dobehová hrana strobovacieho signálu prenesie stav na výstup. Výhoda je že počas nábežnej hrany strobovacieho signálu sa na výstupe JK obvodu udržuje pôvodný stav. Vo chvíli keď výstupy sa začnú meniť už vstupné obvody sú necitlivé na zmenu. Preto sa tento obvod dá použiť v kombinácii s kombinačnou logikou, ktorá v spätnej väzbe privedie výstupné hodnoty Q a Q\ na vstupy JK klopného obvodu.
Riešia v počítačoch transformácie popisované Booleovou algebrou. Ich úlohou je vytvárať logiku počítačov. V spolupráci so stavovými obvodmi, ktoré udržujú pamäť, kódovacie obvody pamätané údaje upravujú pre ich ďaľšie využitie. Tieto obvody sú základom riadiacej logiky procesorov a radičov. Ich hlavná charakteristika je, že majú vstupy a výstupy bez jedinej spätnej väzby. Informácie nimi pretekajú jedným smerom. Výstupy okamžite reagujú na zmenenu stavu na vstupe (okamžite treba chápať ako čas nutný na ustálenie zmien).
| a | b | y1 | y2 | y3 | y4 |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 |
Dekóder 1 zo 4 je ukážkou kombinačného obvodu.
| a | b | pn-1 | y | pn |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Sčítačka
jednoho rádu vykonáva algoritmus klasického detského sčítavania
[1+ 1 = 2]dec. t.j. [10]bin. t.j. výsledok je 0 a prenos do
vyššieho rádu je 1. Prenos vznikol jedine pri stave 11 na vstupe. Výstup
medzivýsledku je zase určite 1 ak vstupné hodnoty boli rôzne. Takzto získaný
výsledkok ešte raz porovnáme s prenosovým bitom z nižšieho rádu.
Zase platí konečný výsledok = 1 iba ak porovnávame rôzne hodnoty a
prenos vznikne len vtedy ak sme porovnávali hodnoty 11. Situácia že by
vznikol prenos pri oboch porovnávaniach nikdy nemôže nastať.
Operáciu NON EKVIVALENT vyhodnocujeme klasickým obvodom EXCLUSIVE
OR. 
Príklad sériovej sčítačky s jedným sčítacím obvodom. Pri použití sčítačky pre každý rád samostatne, operácia sčítania môže prebehnúť na jeden takt hodín.
Konkrétne zapojenie sčítačky
jednoho rádu binárneho čísla z diskrétnych hradiel.
Posuvný register
pozostáva z klopných obvodov JK. Asynchronný vstup INa,b,c uskutoční
zápis ak na ridiaci vstup privedieme logickú jedničku (H). V opačnom prípade
blokuje paralelny vstup a umožnuje režim posunu obsahu registra
doprava. Posun sa uskutočňuje po príchode hrany impulzu na
vstup Posuv.
Súčasťou
registra je aj asinchronny Reset, ktorý v neutrálnom stave je nastavený
na úroveň H.
..
..
